Đây là 1 số bài tập môn kiến trúc máy tinh mình tự giải.Bạn nào có nhu cầu giải đáp các bài tập khác thì post đề bài lên mình sẽ giải đáp cho...^^
Chương V
Câu 1:Chứng minh JK Flip-Flop có thể chuyển sang D fiplop.
Câu 2:Thiết kế mạch tuần tự dùng mạch lật JK.Khi ngõ nhập x=0,trạng thái mạch lật ko đổi.Khi x=1,dãy trạng thái là 11,01,10,00 và lặp lại.
Câu 3: 1 mạch tuần tự gồm 2 D Flip-Flop A,B,2 ngõ nhập x,y một ngõ xuất z.Phương trình các ngõ nhập vào các Flip-Flop và ngõ xuất mạch như sau:DA=not x.y+x.A
DB=not x.B+x.A
Z=B
a/Vẽ lược đồ luận lí mạch.
b/Lập bảng trạng thái.
Mình giải thích tí:cái lược đồ luận lí(hay trong sách nó ghi là sơ đồ mạch cũng như nhau thôi:D)Còn về lược đồ trạng thái:
-ở trạng thái 0/0 nếu x/y mà là 0/0,1/0 hay 1/1 thì nó vẫn giữ nguyên trạng thái ban đầu là 0/0.Tương tự cho trạng thái 0/1,1/1 và 1/0.
-ở trạng thái 0/0 nếu x/y=0/1 thì trạng thái chuyển từ 0/0 sang 1/0.Nói chung là khi có bảng trạng thái thì việc các bạn xác định đc lược đồ trạng thái là vô cùng dễ:D.
Bonus
câu 1:Thiết kế mạch đếm giảm 2 bit. Đây là mạch tuần tự có 2 J-K flip-flop và 1 ngõ nhập x. Khi x=0, trạng thái mạch lật không đổi. Khi x=1, dãy trạng thái là 11, 10, 01, 00 và lặp lại.
Sơ đồ mạch
Chương VI
H mình sẽ phân tích câu hỏi của bạn:
1/có 1 kí tự ->8 bit =>bộ nhớ chính chứa 224*8 bit
a.1 ô 8 bit => có (224*8)/8 = 224 ô vậy trường địa chỉ sẽ cần 24 bit
b.1 ô 16 bit =>có (224*8)/16 = 8388608 ô vậy trường địa chỉ sẽ cần 23 bit
c.1 ô 32 bit => có (224*8)/32 = 4194304 ô vậy trường địa chỉ sẽ cần 22 bit
2/
a.7 lệnh có hai địa chỉ 15 bit và một số hiệu thanh ghi 3 bit
opcode chiếm 36 - (2*15 + 3) = 3 bit
3bit mã hóa đc 8 lệnh
yêu cầu 7 lệnh =>cần 3 bit để mã hóa
và 7 lệnh từ 000 đến 110 còn 111 đc xử lí đặc biệt.
opcode chiếm 36 - (2*15 + 3) = 3 bit
3bit mã hóa đc 8 lệnh
yêu cầu 7 lệnh =>cần 3 bit để mã hóa
và 7 lệnh từ 000 đến 110 còn 111 đc xử lí đặc biệt.
36 bit
000 xxxxxxxxxxxxxxx yyyyyyyyyyyyyyy zzz
001 xxxxxxxxxxxxxxx yyyyyyyyyyyyyyy zzz
……………………………………………………………….
110 xxxxxxxxxxxxxxx yyyyyyyyyyyyyyy zzz
b. 500 lệnh có một địa chỉ 15 bit và một số hiệu thanh ghi 3 bit
opcode chiếm 36 - (15 + 3 ) = 18 bit.
18 bit mã hóa đc 218 lệnh
yêu cầu 500 lệnh cần 9 bit để mã hóa
và 500 lệnh từ 111111111 000000000 đến 111111111 111110011 , phần còn lại đc xử lí đặc biệt.
opcode chiếm 36 - (15 + 3 ) = 18 bit.
18 bit mã hóa đc 218 lệnh
yêu cầu 500 lệnh cần 9 bit để mã hóa
và 500 lệnh từ 111111111 000000000 đến 111111111 111110011 , phần còn lại đc xử lí đặc biệt.
36 bit
111111111 000000000 xxxxxxxxxxxxxxx yyy
111111111 000000001 xxxxxxxxxxxxxxx yyy
……………………………………………………………………
111111111 111110011 xxxxxxxxxxxxxxx yyy
c. 50 lệnh không có địa chỉ hoặc thanh ghi
opcode chiếm 36 - 0 -0 = 36 bit
36 bit mã hóa đc 236 lệnh
yêu cầu 50 lệnh cần 6 bit để mã hóa
---> 50 lệnh 1111…1111 000000 đến 111…1111 110001 phần còn lại đc xử lí đặc biệt.
opcode chiếm 36 - 0 -0 = 36 bit
36 bit mã hóa đc 236 lệnh
yêu cầu 50 lệnh cần 6 bit để mã hóa
---> 50 lệnh 1111…1111 000000 đến 111…1111 110001 phần còn lại đc xử lí đặc biệt.
36 bit
111111111111111111111111111111 000000
111111111111111111111111111111 000000
……………………………………………………………………….
111111111111111111111111111111 110001
3/
a. 4 lệnh có ba thanh ghi
4 lệnh cần 2 bit, 3 thanh ghi mỗi thanh 3 bit => 9 bit
=> tổng cộng cần 2 + 3 * 3 = 11 bit
vậy thiết kế đc.
b. 255 lệnh có hai thanh ghi
255 lệnh cần 8 bit, 2 thanh ghi mỗi thanh 3 bit=> 6 bit
--> tổng cộng cần 8 + 6 = 14 bit
vậy ko thiết kế đc.
c. 2048 lệnh không có thanh ghi
2048 lệnh cần 11 bit, ko có thanh ghi nên ko cần thêm bit.11 bit
vậy thiết kế dc.
4 lệnh cần 2 bit, 3 thanh ghi mỗi thanh 3 bit => 9 bit
=> tổng cộng cần 2 + 3 * 3 = 11 bit
vậy thiết kế đc.
b. 255 lệnh có hai thanh ghi
255 lệnh cần 8 bit, 2 thanh ghi mỗi thanh 3 bit=> 6 bit
--> tổng cộng cần 8 + 6 = 14 bit
vậy ko thiết kế đc.
c. 2048 lệnh không có thanh ghi
2048 lệnh cần 11 bit, ko có thanh ghi nên ko cần thêm bit.11 bit
vậy thiết kế dc.
Bonus
4/Cho biết kết quả các thanh ghi AX, BX sau tập lệnh
MOV AX,5070 H //AX <- [5070H]
MOV BX,4670 H //BX <- [4670H]
ADD AX,BX //AX <- AX + BX
INC AX//AX=AX+1
BX=[4670H],AX =[5070H]+[4670H]+1
MOV AX,7070 H //AX<- [7070H]
MOV BX,E6F0 H //BX<-[E6F0H]
ADD AX,BX //AX<-AX+BX
INC AX//AX<- AX+1
BX =[E6F0H],AX = [7070H]+[E6F0H]+1
5/ Cho đoạn lệnh sau, sau khi thực hiện lệnh cho biết kết quả của các thanh ghi AX, BX, CX, DX.
MOV AX, 34 H//AX<- [34H]
MOV BX, 10 H //BX<- [10H]
DIV BX
AX=[34H]/[10H],DX=phần dư [34H]/[10H]
MOV AX, 14 H //AX<-[14H]
MOV BX, 12 H //BX<-[12H]
MUL BX
AX=16 bit thấp của [14H]*[12H],DX=16 bit cao của [14H]*[12H],BX=[12H]
6/Việc thi hành lệnh mã máy được thực thi ra sao? giải thích việc thực thi đoạn chương trình sau:
Đầu tiên là đọc lệnh=>giải mã=>tìm nạp bộ nhớ cần dùng cho lệnh=>thực thi lệnh=>ghi lại kết quả vào vùng nhớ.
MOV R4, #24 //R4<-24
ADD R4, (R1) //R4 <- R4 + mem(R1)
Câu hỏi của bạn muahexanh2@gmail.com(mai mốt ai gửi câu hỏi cho mình thì gửi trực típ trên đây luôn nha gửi zô yahoo lâu lâu mình mới check box 1 lần:D)
"Mình hỏi bạn vấn đề này: của mạch SR
Khi
S=0 , r=0 và s=1,r=1 thì ko bàn tới.
S=0, r= 1 nếu
Q=1, not Q =0; theo mạch trên: Q
= 1, not Q= 0
Nếu
Q=0, not Q = 1; theo như trên mạch Q= 0,
not Q= 0
Not
Q luôn luôn bằng 0.
S=1,
r= 0 nếu Q=1, not Q =0; theo mạch trên: Q = 0, not Q= 0
Mình
thắc mắc ở chỗ này: nếu mình biết kết quả not Q=0 trước thì theo mạch Q = 0,
not Q=1.
Nếu
Q=0, not Q = 1; theo như trên mạch Q= 0,
not Q= 1
n Mong
bạn giúp đỡ, vì nó làm mình rối quá, à not
Q( phủ định của Q) có phải là trạng thái Q(t+1) không? Vì hôm dạy cái này mình nghỉ nên ko hiểu lắm.Cảm ơn bạn
nhiều!"
1/theo như trên mạch Q= 0,
not Q= 0.Not
Q luôn luôn bằng 0.=>sai vì not Q này còn phụ thuộc vào thằng S nữa : S=0 Not Q=1,S=1 Not Q=0 vậy Not Q ko có vụ luôn = 0 đâu(tùy đại ca S nữa cơ :)) )
2/ nếu mình biết kết quả not Q=0 trước thì theo mạch Q = 0,
not Q=1.cái này mình giải thích vẩy cho dễ hỉu nha.ng ta cho Q bạn suy ra Not Q (nó cần thằng S và thằng Q để tính) thằng Q này là trang thái ban đầu :Q(t).mình tính not Q đễ phục vụ cho việc tính trạng thái sau Q(t+1). Có not Q rồi bạn nhìn kĩ cho mình cái hình nha.thằng Q(t+1) trong hình cũng là chữ Q(ban đầu đưa Q vào nó chạy trong mạch phối hợp S ra not Q từ not Q phối hợp thằng R trả ngược về Q và Q sau khi trả ngược là Q(t+1))cụ thể sẽ bằng Not(NotQ+R) ng ta cho not Q =0 rồi cần thêm thằng R nữa mình vd R=1 vậy thằng Q(t+1) bây h bằng not(0+1)=0.
3/not Q( phủ định của Q) có phải là trạng thái Q(t+1) không?=>Không phải bạn nhé
3/not Q( phủ định của Q) có phải là trạng thái Q(t+1) không?=>Không phải bạn nhé
4/VD cụ thể :cho S=0,R=1 tại sao luôn trả về Q(t+1)=0.
Th1:cho Q=0,Not Q=Not(Q+S)=1 => Q(t+1)=Not(Not Q+R)=Not(1+1)=0
Th2:cho Q=1,Not Q=Not(Q+S)=0 => Q(t+1)=Not(Not Q+R)=Not(0+1)=0
=> đều trả về 0.các trường hợp khác bạn thử test xem sẽ ra kết quả là cái bảng trạng thái trong sách.
Mình cố gắng vjk thật kĩ và dễ hiểu rồi đó.Bạn có gì ko hỉu thì hỏi thêm nhé..Àh nếu có bạn comment bên dưới luôn nha ^^
2-Thiết kế mạch 16-1 Multiplexer từ mạch 4-1 Multiplexer. Vẽ sơ đồ mạch
3-Khi lập bảng chân trị thì ở dạng Tích f(A,B,C)=π(0,1,2,4,6) tương đương với ở dạng Tổng f(A,B,C)=∑(3,5,7) phải không
câu 1 của em dài wá anh làm biếng vẽ.làm câu 2 thui câu 1 em suy ra tương tự(mà đề câu 1 có sai gì ko mà sao a thấy cái đề lạ lạ)
câu 3:Bảng chân trị cho dạng tổng chuẩn: f(A,B,C)=π(0,1,2,4,6)
Câu hỏi 1 của linh:
1-Thiết kế mạch 6-64 Decoder từ mạch 2-4 Decoder. Vẽ sơ đồ mạch2-Thiết kế mạch 16-1 Multiplexer từ mạch 4-1 Multiplexer. Vẽ sơ đồ mạch
3-Khi lập bảng chân trị thì ở dạng Tích f(A,B,C)=π(0,1,2,4,6) tương đương với ở dạng Tổng f(A,B,C)=∑(3,5,7) phải không
câu 1 của em dài wá anh làm biếng vẽ.làm câu 2 thui câu 1 em suy ra tương tự(mà đề câu 1 có sai gì ko mà sao a thấy cái đề lạ lạ)
câu 3:Bảng chân trị cho dạng tổng chuẩn: f(A,B,C)=π(0,1,2,4,6)
59 comments:
Cho mình hỏi câu 2 từ trên xuống sao sơ đồ trạng thái của bạn nó khác với sách trang 167 zậy, bạn xem lại có thể bạn nhầm vì theo mình biết: 11-->00-->01-->10-->11
^^ Bạn xem đề nè :dãy trạng thái là 11,01,10,00 và lặp lại thế nên ko phải lúc nào cũng y như sách đâu..tùy bài mà lược đồ trạng thái sẽ thay đổi thôi.
cảm ơn bạn nhiều!!
uhn cái đề nó cho vòng tuần hoàn các trạng thái ra sao thì làm như zậy là đc:D
Anh giải giùm em 2 bài này với:
1-Thiết kế mạch 6-64 Decoder từ mạch 2-4 Decoder. Vẽ sơ đồ mạch
2-Thiết kế mạch 16-1 Multiplexer từ mạch 4-1 Multiplexer. Vẽ sơ đồ mạch
anh vẽ bằng paint hơi xấu:D
Bạn ghi kết wả đc rồi mấy chỗ đơn giản khỏi khi giải thích đc ko.
uhn.để mình xóa đi những chỗ ko cần thiết:D
C1,C2 là Clock1, Clock2 phải không anh.
Đề câu 1 chính xác đó anh, câu đó em lấy trong đề thi.
Câu 1 anh thiết kế 3-8 Decoder từ 2-4 Decoder cũng được
Anh cho em hỏi tí:
4 con 4-1 Mux có 2 chân Enable. Vậy làm sao biết chân nào vào c1, chân nào vào c2. Em thấy 2 con đầu với 2 con dưới ngược nhau
Thui ko giấu bạn nữa mình cũng K6,cũng bằng tuổi bạn lun nên sau này gọi bạn đc rồi(thử cảm giác làm anh 1 tí đó mà)^^.câu đó bạn vẽ 16 decoder 2-4 ra.Vẽ 6 đầu vào mỗi đầu vào nối với 2 đầu vào của mỗi decoder 2-4.cái 3-8 thì bạn lật sách trang 149 ra là có:D
đâu có ngược đâu.tại bạn nhìn ko rõ đó.c1 bên phải,c2 bên trái^^.tại mình vẽ hơi xấu
Cho mình hỏi tí:
1>Cái đề câu này mình không hiểu bạn giải thích giùm mình với:
"Cho biết giá trị của (AF) cơ số 16 trong cơ số 8 nếu đây là số bù hai"
Cái câu "Nếu đây là sô bù 2" là sao?
2>f(A,B,C,D)=∑(0 ,1 ,2 ,6 ,9 ,11 ,12)+d(3,7)
Rút gọn bằng karnaugh và vẽ sơ đồ mạch chỉ sử dụng cổng NAND
Câu này mình làm rồi nhưng chỉ sử dụng cổng NAND không thì không được, phải bổ sung thêm cổng NOT.
Bạn giải giùm mình với chứ chỉ cổng NAND mình bó tay
Thank trước ha!
1/ra 121 trong hệ 8.thì nó đang là bù 2 mình đổi nó về dạng bt.
2/double cổng cuối cùng lên là ra cổng nand.bạn đang là cổng not đúng ko.thêm 1 nhánh y chang vậy nữa ra cổng nand.
Bạn cho mình xin cái sơ đồ mạch tham khảo được ko?
Ah bạn cho mình hỏi vấn đề này luôn hen
Trong cách biểu diễn hàm số trong đại số Bool
1- f(A,B,C)=∑(0,1,2,4,6)
2- f(A,B,C)=π(0,1,2,4,6)
Ở dạng 1 thì mình biểu diễn hàm f được rồi còn dạng 2 thì không hiểu lắm. Bạn ghi lại hàm f đầy đủ từ dạng 2 cho mình được không?
cái sơ đồ mạch mình làm biến vẽ quá àh.cái bạn đang vẽ tới cổng cuối cùng rồi nay vì not thì bạn thêm vào 1 nhánh y chang zậy nữa là ra.
Còn câu 2/dạng đầy đủ là (A+B+C)(A+B+notC)(A+notB+C)(notA+B+C)(notA+notB+C) :D
Vậy cho mình hỏi khi lập bảng chân trị thì ở dạng Tích f(A,B,C)=π(0,1,2,4,6) tương đương với ở dạng Tổng f(A,B,C)=∑(3,5,7) phải không bạn.
Nếu sai thì bạn cho mình xin cái bảng chân trị tham khảo hen!thank
Cho minh hỏi thêm câu này bạn giải đáp luôn câu này với câu trên hen
1>Trong trang 126 SGK tại sao tại A2 lại có 1 cổng Not? Bạn cho mình cái mạch 5-32Decoder từ 2-4Decoder được không? Mình muốn tìm quy luật thêm cổng NOT ý
2>Thiết kế mạch đếm lên số lẻ 3 bit tuần tự (1-3-5-7-1-…) sử dụng các T-Flipflop và các cổng logic cơ bản.
MONG BẠN GIÚP MÌNH VỚI, MÌNH ĐANG THẮC MẮC NHIỀU LẮM, HIX. THANK BẠN TRƯỚC :d
Bảng chân trị ở dạng Tích f(A,B,C)=π(0,1,2,4,6) KO CÓ tương đương với ở dạng Tổng f(A,B,C)=∑(3,5,7).F khác nhau thì nó khác nhau mà.bảng chân trị ở trên đó.
Hjx mình sài sách của thầy Vũ Đức Lung.trang 126 có thấy A2 gì đâu.
Thiết kế mạch đếm lên số lẻ 3 bit tuần tự (1-3-5-7-1-…) sử dụng các T-Flipflop và các cổng logic cơ bản.=>đề cho ko rõ.phải cho ngõ nhập nữa mới có đủ dữ kiện làm bài.
1>Mình thấy bảng chân trị đó có khác gì bảng chân trị của hàm f(A,B,C)=∑(3,5,7) đâu. Tại các vị trí 011,110,111 f đều có giá trị 1 còn các vị trí khác có giá trị 0 hết mà.
2>Còn SGK phần Mạch Mã Hóa Mở Rộng có sơ đồ 3-8 Decoder từ 2-4 Decoder mình thấy có cổng NOT mà
1/cái này bạn hỉu rồi f(A,B,C)=∑(3,5,7) =>F=BC+AC mặc dù bạn có thề chuyển nó thành F=C(A+B) nhưng đây là dạng tổng chuẩn nên ko đc chuyển wa như vậy nên bảng chân trị của F=BC+AC khác F=C(A+B)
2/Enable tất nhiên phải có cổng not rồi.2-4 muốn dùng cổng not cũng đc ko dùng cũng đc.bạn đọc kĩ cái lí do mà ng` ta sài enable là hỉu àh.
Vậy bạn hướng dẫn mình cách rút gọn hàm dạng Tích các tổng với
Cái đó có trong sách đó.nó cũng giống như dạng kia thôi àh.khác 1 cái là ngược lại.0 là bình thường 1 là not.bạn xem cái chỗ vd tổng chuẩn là hiểu
Bạn nói rõ tí được không? dạng Tích chuẩn sử dụng bảng đồ Karnaugh như thế nào
ở dạng tích chuẩn thì bạn điền 1 vào ô đề cho tổng chuẩn thì điền 0 vào ô đề cho sau đó gom lại rồi rút gọn:D
Là sao, bạn lên Yahoo đi, mình nói cho dễ
giup minh bai nay:
việc thi hành lệnh mã máy duoc thuc thi ra sao? giai thich viec thuc thi doan chuong trinh sau:
MOV R4,#24
ADD R4,(R1)
Của bạn đây^^
MOV R4, #24 //R4<-24
ADD R4, (R1) //R4 <- R4 + mem(R1)
giai chi tiet dum minh nha , cam on ban
minh nham , hieu sai de , ban co the update bai tap ve phan : dien bien thi hanh lenh ma may , duoc k
Chú Đạt có vẻ bận rộn nhỉ? cố lên nào chú Đạt.........
Có lẽ đây là nhận xét cuối cùng của mình cho đến hết thi học kì.vì đang bận ôn thi nên ko lên mạng thường nữa.
1/ban co the update bai tap ve phan : dien bien thi hanh lenh ma may , duoc k :chương này chủ yếu thầy nói làm lý thuyết còn bt bạn làm trong sách đủ rồi,có mỗi câu bạn post là tính toán thôi còn lại toàn lý thuyết ko àh.Bạn có đề bài đưa mình để mình giải chứ đề mình ko có(mình chỉ làm hết trong sách thầy thôi).
2/Chú Đạt có vẻ bận rộn nhỉ?chú Trường có đề gì chia sẻ cho bạn ấy phụ mình với^^.đang bận ôn toán A2
Àh wên nữa bạn quy nói :giai chi tiet dum minh nha , cam on ban nghĩa là bạn ko đọc phần mình làm ở trên rồi.thực ra câu đó đã post từ lâu và rất chi tiết..
Bài tập 13 trang 154 sách kiến trúc máy tính của thầy Lung:bạn hiểu sai ý ng` ta rồi.x1x0 nghĩa là 2 bit đặt cạnh nhau chứ ko phải nhân nhau=>sai hết rùi:D.
VD x1x0 là 11 thì đổi sang hệ 10 nó là số 3
y1y0 là 10 đổi sang hệ 10 là số 2
3>2 => điền vào Rx là 1.
Topic tạm thời đóng.nữa tháng sau(chính xác là sau thi xong mình sẽ lên mạng hỗ trợ típ).H nhai A2 đã..Mình tin là hiểu hết các câu trong topic này là thi trên 7 rùi.Chúc các thành viên thi thật tốt^^
Trong chương V. Bài Bonus, tại sao giảm 2bit lại dùng mạch lật JK mà không phải là mạch lật khác.
Nếu thiết kế mạch tăng 2bit thì thế nào?
4. Giải thích đoạn chương trình sau. (2 điểm)
CLEAR R0; // R0 0
MOVE R1, #100;
CLEAR R2;
LOOP: ADD R0 ,1000(R2);
INCREMENT R2;
DECREMENT R1;
BRANCH-IF > 0 LOOP; // nếu R1 >0 thì thực hiện LOOP
STORE (2000), R0;
giai dum em
mô tả hoạt động của one bus,two bus va three bus
Trời anh đã nói topic tạm thời đóng mà.Tối nay anh mới ôn.để lát nữa giải cho em..
CLEAR R0; // R0<-0
MOVE R1, #100; //R1<-100
CLEAR R2;// R2<-0
LOOP: ADD R0 ,1000(R2); //R0<-R0+mem(1000+R2)
INCREMENT R2; //R2<-R2+1
DECREMENT R1; //R1<-R1-1
BRANCH-IF > 0 LOOP; // nếu R1 >0 thì thực hiện LOOP
STORE (2000), R0; (2000)<-R0
của e đây.. sr vì hơi trễ 1 tí
giả dùm e cái mấy a
nhà đợi xe ô tô
-nhà 1 tầng
-mái bê tông cốt thép hoặc ngói(có trần)
nội đung
-nơi khách mua vé và đợi;36-40cm2
-phòng quản lý;10-12cm2
-nơi bán vé;6-8cm2
-phòng nghỉ của nhân viên;10-12m2
có thể gữi quá gmai cho e đk k?
truongquangduc0705@gmail.com
Hả.cái này là cái gì đây.liên quan gì tới kiến trúc máy tính hả em.cái đề ghi chả rõ ràng,ko nói yêu cầu gì cả
họ yêu cầu vẽ a ạ
Cái này em coi sách rùi phải tự vẽ thôi.có bt mẫu đó.h a đang bận ôn bài kt nên ko vẽ đc.sr em
k có j đâu a
mô tả đường đi của dữ liệu ứng vơi các lệnh sau:
a/ADD R1,R2,R3
b/SUB R1,R2,(R3)
c/ADD R1,R5,#100
d/JMP R1(nhảy đến ô nhớ mà R1 trỏ tới)
e/BRA +5(Nhảy bỏ 5 lệnh)
bạn ởi giải dùng mình bài 9/153 kiếm trúc máy tinh đi + bài 10/153 kiếm trúc máy tính
Bạn ơi cho mình hỏi: Lược đồ trạng thái và bảng luận lý của các bài trên là do bạn vẽ hay trích từ nguồn nào khác??
Sorry vì mình thấy cách vẽ rất quen.
bác ơi cho em hỏi cho cái mạch làm sao xác định đc mod ..Duty cycle của 1 ngõ xuất..thank bác..
Uh.chỉ có cái hình đầu tiên là lấy trong sách giáo khoa.còn lại là tớ vẽ
bạn ơi cho mình hỏi mô tả đường đi dữ liệu nó có giống bài mô tả một đoạn chương trình không vậy bạn(chương 7 tổ chức bộ xử lý môn kiến trúc máy tính
Thiết kế mạch tuần tự dùng mạch lật RS,D.Khi ngõ nhập x=0,trạng thái mạch lật ko đổi.Khi x=1,dãy trạng thái là 11,01,10,00 và lặp lại.
anh giup em
ai giúp mình bài tập 2 vs
http://fit.ispace.edu.vn/cntt/quan-tri-mang-an-ninh-mang/174-kin-truc-may-tinh/2554-lab-2-ktmt.html
pạn ơi bài này mình làm đúng ko
AX=1234h, BX=5678h, CX=9ABCh, SP=1000h
PUSH AX
PUSH BX
XCHG AX,CX
POP CX
PUSH AX
POP BX
Đ/án của mình
AX=9ABCh
BX=9ABCh
CX=5678h
SP=998h
bạn ơi giải dùm mình bài này được không???
Thiết kế mạch tuần tự có 2 mạch lật JK, A và B và 2 ngõ nhập vào E và x. Nếu E=0, mạch giữ nguyên trạng thái bất chấp x. Khi E=1 và x=1 mạch chuyển trạng thái từ 00 sang 01 sang 10 sang 11 về 00 và lặp lại...
Mình đang cần gắp... tks bạn nhiều nha!!!
Mọi người cho em hỏi bài này thì giải như nào ạ?
Máy tính dùng 32bit địa chỉ để đánh địa chỉ cho bộ nhớ theo byte bus dữ liệu để kết nối với bộ nhớ chính là 32bit. Hãy cho biết :
a. Số byte nhớ tôi đa được đánh địa chỉ. Địa chỉ đầu vào dưới dạng Hex.
b. Hãy cho biết các byte nhớ sau ở băng nhớ nào?
0x0FE12C3D, 0x10ABCD06.
Em cảm ơn thầy và mọi người nhiều ạ.
Thank You and that i have a keen supply: Who Repairs House Windows top home renovation companies
Post a Comment